ارائه ­دهنده:

علی مختاری
استاد راهمنا
دکتر پیمان کبیری




  هیات داوران:
 دکتر محمد پویان
 دکتر شاهین حسابی
 دکتر ناصر مزینی
دکتر امیر مهدی حسینی منزه

 زمان ۲۳ مهرماه ماه ۱۴۰۴

  ساعت: ۱۵:۰۰
 

مکان:   سالن دفاعیه طبقه سوم دانشکده مهندسی کامپیوتر
 

چکیده

درسال‌های اخیر، مدارهای طراحی شده برپایه فناوری سیلیکون به مرزهای نهایی سرعت خود نزدیک شده‌اند هم‌زمان، نیاز به افزایش توان پردازشی و سرعت سامانه‌های رایانه‌ای بیش از پیش احساس می‌شود. از این رو، پژوهشگران رویکردهای متعددی را برای ارتقای سرعت سیستم‌های محاسباتی بررسی کرده‌اند؛ از جمله تغییر در فناوری ساخت، بهره‌گیری از معماری‌های چند‌هسته‌ای و نیز استفاده از روش‌های نوآورانه همچون منطق چند‌ارزشی. منطق چند ارزشی یکی از چالش برانگیزترین روش‌های پیاده­سازی مدارهای الکترونیکی است که ظرفیت دگرگون‌سازی طراحی مدارهای سیلیکونی را دارد. در این پژوهش تلاش شده است تا عناصر مورد نیاز واحد محاسبه و منطق با استفاده از قطعات تجاری و در قالب مدارهای با تراکم بالا، بر پایه رویکرد منطق چند‌ارزشی و محاسبه با مدارهای آنالوگ طراحی شود. در این طراحی، رویکرد اصلی مبتنی بر مدارهای مد ولتاژ است. مدارهای ارائه شده برپایه فناوری سیلیکون و ترانزیستورهای اثر میدان طراحی شده‌اند که دهه‌هاست در ساخت مدارهای پرتراکم بکارگرفته می‌شوند. هرچند ابعاد این فناوری بزرگ‌تر از مرزهای نوین فناوری‌های نانویی است، اما به دلیل قابلیت ساخت و پیاده‌سازی عملی، می­تواند از بسیاری از فناوری‌های نوظهور در حوزه مدارهای چند‌ارزشی (مانند ترانزیستورهای نانولوله‌ کربنی، اتوماتاهای سلولی مبتنی بر نقاط کوانتومی و ترانزیستورهای تک‌الکترونی) برتر باشد. طراحی مدارهای چند‌ارزشی با استفاده از عناصر تجاری با چالش‌های متعددی همراه است؛ از جمله مدیریت نویز، ایجاد سطوح ولتاژی متفاوت و نحوه‌ی پیاده‌سازی عملی مدارها.  نخست یک منطق کامل ریاضی ۱۰ ارزشی ارائه شده است. سپس تلاش شده تا مدارهای منطقی متناسب با این منطق ریاضی ارائه شوند و در پایان مدارهای بخش حافظه و محاسبات ارائه شده‌اند. برای کاهش تعداد ترانزیستورها، رویکرد استفاده از روش‌های آنالوگ در طراحی مدارهای چند‌ارزشی مورد توجه قرار گرفته است. با این حال، بهره‌گیری از مدارهای آنالوگ حساسیت سیستم را در برابر نویز و لغزش عملکرد افزایش می‌دهد. به منظور کاهش این اثرات، مداری با عنوان «بافر تصحیح‌کننده» به مجموعه مدارهای طراحی‌شده افزوده شده است. در طراحی این خانواده از مدارها، تلاش شده است تا همه اجزا از نظر الکترونیکی با یکدیگر سازگار باشند. به بیان دیگر، امکان اتصال و سیم‌کشی مستقیم میان مدارها بدون ایجاد اختلال در عملکرد فراهم شده است. همچنین، تلاش شده است تا حد امکان تغذیه‌ی یکسان برای کل مدارها در نظر گرفته شود. نتایج حاصل نشان می‌دهد که بخش عمده‌ای از اهداف پژوهش به شکلی مطلوب تحقق یافته است. از جمله این دستاوردها می‌توان به طراحی خانواده‌ای از منطق ده‌ارزشی بر پایه‌ی مدارهای آنالوگ و با استفاده از عناصر تجاری اشاره کرد.

Abstract

In recent years, silicon-based circuit technologies have approached their fundamental speed limitations, while the demand for higher-performance computer systems continues to increase. To overcome these constraints, researchers have explored various approaches to enhance computational speed, including advancements in fabrication technologies, the adoption of multi-core architectures, and the introduction of innovative paradigms such as multi-valued logic (MVL). Among these, MVL represents one of the most challenging yet promising methods for extending the capabilities of conventional silicon circuits. This research aims to design the essential components of an arithmetic and logic unit (ALU) using commercially available, high-density silicon elements based on the MVL approach. The proposed circuits employ field-effect transistors (FETs), which have been utilized for decades in high-density silicon technologies. Although the implemented technology node is not at the cutting edge, it demonstrates significant advantages over alternative MVL implementation platforms—such as carbon nanotube transistors, quantum-dot cellular automata, and single-electron transistors—which face severe manufacturability limitations. The proposed designs operate in voltage mode and address several key challenges inherent to MVL circuit design using commercial devices, including noise susceptibility, voltage-level generation, and practical implementation. A complete decenary (۱۰-valued) logic system is first formulated, followed by the design of logic circuits implementing this system. Subsequently, the memory and arithmetic units are developed. To minimize transistor count, the circuits are realized using analog design techniques. However, this analog implementation introduces sensitivity to noise and signal degradation; therefore, a corrective buffer circuit is incorporated to mitigate these effects. Furthermore, all circuit components have been designed to ensure full electrical compatibility within the proposed logic family—allowing direct interconnection without operational conflicts—and to share a unified power supply across most modules. Experimental and simulation results confirm that the principal objectives of this work have been successfully achieved, demonstrating the feasibility of implementing a decenary logic family using analog design techniques and standard commercial elements.

Keywords: Multilevel Logic, Logic Unit, Computing Unit, Memory, Voltage Mode, Noise, Implementation