[صفحه اصلی ]   [ English ]  
بخش‌های اصلی
درباره دانشکده::
مدیریت دانشکده::
اعضای هیات علمی ::
معرفی افراد::
امور آموزش::
امور پژوهشی::
آموزش الکترونیکی::
پردیس شماره 2::
اخبار و رویدادها::
فضاهای آموزشی و تحقیقاتی ::
تسهیلات پایگاه::
::
ورود به سایت دروس

AWT IMAGE

نام کاربری
کلمه عبور

AWT IMAGE
رمز ورود را فراموش کرده‌اید؟

..
دفاعیه کارشناسی ارشد

دفاعیه کارشناسی ارشد

..
جستجو در پایگاه

جستجوی پیشرفته
..
دریافت اطلاعات پایگاه
نشانی پست الکترونیک خود را برای دریافت اطلاعات و اخبار پایگاه، در کادر زیر وارد کنید.
..
:: جلسه دفاعیه دکترا- آقای محمد حمزه ئی ::
 | تاریخ ارسال: ۱۳۹۴/۳/۲۵ | 

 

 

AWT IMAGE

  آقای محمد حمزه ای  دانشجوی دکترای جناب آقای دکتر سعید پارسا  روز سه شنبه مورخ 94/3/26 ساعت 13:30 در دانشکده مهندسی کامپیوتر از رساله دکترای خود تحت عنوان موازی سازی زمان کامپایل حلقه های تودر تو با تاکید بر بهبود محلیت داده ها برای پردازنده های چند هسته ای دفاع خواهند نمود

     

  

چکیده

 موازی­سازی و بهبود محلیت داده­ها برای حلقه­های تودرتو به عنوان دو راهکار تاثیرگذار در سرعت اجرایی برنامه­های محاسباتی و علمی برای اجرا بر روی پردازنده­های چندهسته­ای مطرح هستند. مسئله­ای که وجود دارد این است که موازی­سازی در جهت توزیع داده­ها بر روی هسته­های مختلف پردازنده و بهبود محلیت در جهت تجمیع داده­ها در حافظه نهان یک هسته است و در واقع نوعی تضاد ضمنی در راه رسیدن به این دو هدف وجود دارد. در نتیجه در راه رسیدن به حداکثر سرعت اجرایی باید یک رویکرد تجمیعی که موازی­سازی و بهبود محلیت را در کنار هم درنظر می­گیرد به کار گرفته شود. علی­رغم وجود راهکارهای مناسب برای هر یک از این موارد به صورت مجزا، تحقیقات گذشته توجه کمتری به درنظر گرفتن این دو در کنار هم داشته­اند. در این رساله راهکاری در جهت استخراج توازی دانه­درشت با در نظر گرفتن استفاده مجدد داده­ها برای اجرا بر روی پردازنده­های چندهسته­ای ارایه شده است. در روش پیشنهادی، سعی می­شود با استفاده از مدل چندوجهی یک تابع زمانبندی برای حلقه­های تودرتو به نحوی بدست آید که منجر به تکرارهای مستقل برای حلقه­های بیرونی­تر شده و قابلیت اجرای موازی آنها را نتیجه دهد. همچنین با ارضای وابستگی­ها در سطوح داخلی­تر حلقه­ها سعی در کاهش فاصله استفاده مجدد داده­ها است. علاوه بر این، با کاشی­بندی مناسب فضای تکرار حلقه­های تودرتو می­توان به طور همزمان محلیت داده­ای در داخل کاشی­ها و توازی دانه­درشت در اجرای کاشی­ها را بدست آورد. برای این منظور می­بایست حلقه­ها جابه­جاپذیر کامل باشند و تغییر عمق با جابه­جایی حلقه­ها مشکلی در منطق برنامه ایجاد نکند. لذا هدف در این رساله معطوف به ایجاد تبدیلات مناسب برای تبدیل حلقه­ها به فرم جابه­جاپذیر کامل همزمان با انتقال وابستگی­های داده­ای به حلقه­های درونی می­باشد. می­توان با یک زمانبندی مناسب کاشی­ها را به قسمی برای اجرای موازی به هسته­های مختلف تخصیص داد که داده­های مورد دسترسی مشترک کاشی­ها برای حداکثر زمان ممکن در داخل حافظه نهان باقی بمانند. از این طریق محلیت داده­ها نیز همگام با توازی دانه­درشت بهبود می­یابد. نتایج ارزیابی روش پیشنهادی بر روی برنامه­های محک مختلف نشان از کارایی بالای روش پیشنهادی در بهبود سرعت اجرایی برنامه­ها در مقایسه با روش­های شناخته شده موجود، دارد.

 

 

   

  :Abstract

   

Data locality improvement and nested loops parallelization are two complementary and competing approaches for optimizing loop nests that constitute a large portion of computation times in scientific and engineering programs. Effective parallelization techniques try to distribute the computation and necessary data across different processors, whereas data locality targets at placing data on the same processor. Therefore, data locality improvement and parallelization may demand different loop transformations. Then, an integrated approach that combines these two can generate much better results than each individual approach. While there are effective methods for each one of these, prior studies have paid less attention to address these two simultaneously. This thesis proposes a unified approach that integrates these two techniques to obtain an appropriate locality conscious loop transformation to partition the loop iteration space into outer parallel tilable loops. The approach is based on the polyhedral model to achieve a multidimensional affine scheduling as a transformation that result the largest groups of tilable loops with maximum coarse-grain parallelism, as far as possible. Furthermore, tiles will be scheduled on processor cores to exploit maximum data reuse through scheduling tiles with high volume of data sharing on the same core consecutively or on different cores with shared cache at around the same time. Our experimental results, demonstrates the effectiveness of our proposed algorithms in optimizing different computational programs.

 

 

 

 

 

 

       

  ارائه­ دهنده:

 محمد حمزه ئی

رشته مهندسی کامپیوتر-گرایش نرم افزار

  استاد راهنما:

  دکتر سعید پارسا

  هیات داوران:

 دکتر محمد رضا رزازی ،دکتر مهران سلیمان فلاح

  دکتر محسن شریفی ،دکتر محمد رضا کنگاوری،دکتر حسن نادری

  زمان : سه شنبه 26خرداد ‏ماه 1394

  ساعت 13:30

 

  مکان: دانشکده مهندسی کامپیوتر- طبقه دوم- اتاق دفاعیه دکتری

 

  دانشکده مهندسی کامپیوتر مدیریت تحصیلات تکمیلی

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

دفعات مشاهده: 2163 بار   |   دفعات چاپ: 332 بار   |   دفعات ارسال به دیگران: 0 بار   |   0 نظر
سایر مطالب این بخش سایر مطالب این بخش نسخه قابل چاپ نسخه قابل چاپ ارسال به دوستان ارسال به دوستان
School of Computer Engineering
Persian site map - English site map - Created in 0.172 seconds with 935 queries by yektaweb 3388