[صفحه اصلی ]   [ English ]  
بخش‌های اصلی
درباره دانشکده::
مدیریت دانشکده::
اعضای هیات علمی ::
معرفی افراد::
امور آموزش::
امور فرهنگی::
امور پژوهشی::
آموزش الکترونیکی::
پردیس شماره 2::
اخبار و رویدادها::
فضاهای آموزشی و تحقیقاتی ::
تسهیلات پایگاه::
تماس با ما::
::
ورود به سایت دروس

AWT IMAGE

نام کاربری
کلمه عبور

AWT IMAGE
رمز ورود را فراموش کرده‌اید؟

..
دفاعیه کارشناسی ارشد

دفاعیه کارشناسی ارشد

..
جستجو در پایگاه

جستجوی پیشرفته
..
دریافت اطلاعات پایگاه
نشانی پست الکترونیک خود را برای دریافت اطلاعات و اخبار پایگاه، در کادر زیر وارد کنید.
..
:: مهدی طالبی - 1398/04/04 ::
 | تاریخ ارسال: ۱۳۹۸/۴/۲۲ | 

ارائه­ دهنده:

مهدی طالبی

  استاد راهنما:

 دکتر مهدی فاضلی

استاد راهنمای دوم: دکتر امیر مهدی حسینی منزه


  استاد ممتحن خارجی :  دکتر حسین اسدی
استاد ممتحن داخلی: دکتر هاجر فلاحتی

  زمان :  شنبه   22  تیر ماه 1398

ساعت 17:00
 
مکان: دانشکده مهندسی کامپیوتر- طبقه سوم- اتاق 304


آقای مهدی طالبی دانشجوی کارشناسی ارشد آقای دکتر مهدی فاضلی  شنبه  22 تیر ماه ساعت   17:00 در اتاق 304 واقع در طبقه سوم دانشکده کامپیوتر از پروژه کارشناسی ارشد خود تحت عنوان ارائه­ ی یک روش افزایش قابلیت اطمینان برای کاهش خطای نوشتن در حافظه­ های نهان سطح آخر مبتنی بر فناوری  MRAM-STT دفاع خواهند نمود.

چکیده پایان نامه:با افزایش روند کوچک­سازی ادوات نیمه­هادی، حافظه­های نهان سطح آخر مبتنی بر تکنولوژی حافظه ­های با دستیابی تصادفی ایستا (SRAM) به دلیل مشکلاتی از قبیل چگالی نامناسب برای مجتمع­ سازی، توان نشتی بالا و آسیب­پذیری در برابر خطاهای نرم، کارآمدی خود را از دست می­دهند. در میان حافظه ­های نوظهور، از تکنولوژی حافظه­ ی مغناطیسی با دست­یابی تصادفی-انتقال گشتاور اسپینی (STT-MRAM) به دلیل ویژگی­هایی از قبیل چگالی بالا برای مجتمع سازی و توان نشتی بسیار پایین نسبت به فناوری SRAM به عنوان مهم­ترین جانشین حافظه­ های نهان سطح آخر مبتنی SRAM یاد می­شود. با این وجود، STT-MRAM­ها از مشکلاتی رنج می­برند که ممکن است قابلیت اطمینان حافظه­ های مبتنی بر آن­ها را پایین آورند. نرخ بالای خطای نوشتن به دلیل اتفاقی بودن فرآیند نوشتن، اصلی­ ترین چالش قابلیت اطمینان در حافظه­ های سطح آخر مبتنی بر STT-MRAM می­باشد. استفاده از کدهای تصحیح خطا یکی از مرسوم­ ترین روش­های پایین آوردن نرخ خطای نوشتن می­باشد. اگرچه، این روش به دلیل عدم توجه به محتوای حافظه، سربار زیاد توان مصرفی و کارآیی به سیستم تحمیل می­کند. در این پایان نامه هدف بر آن است تا با ارائه­ ی یک روش آگاه از محتوا و تغییر سیاست­ های جایگزینی حافظه­ ی نهان سطح اول و آخر، نرخ خطای نوشتن در حافظه­ ی نهان سطح آخر را پایین بیاوریم. نتایج شبیه ­سازی نشان می­دهد که روش ارائه شده نرخ خطای نوشتن در حافظه­ ی نهان سطح دوم را تا 50% کاهش می­دهد در حالی که سربار کارآیی ناشی از روش ارائه شده کمتر از 1% می­باشد.
 
واژه‌های کلیدی: حافظه های نهان، قابلیت اطمینان، STT-MRAM، خطای نوشتن، سیاست  جایگزینی


 


  از اساتید بزرگوار، دانشجویان گرامی و دیگر متخصصان و علاقه مندان به موضوع دفاعیه دعوت
می شود با حضور خود موجبات غنای علمی و ارتقای کیفی را فراهم سازند.

  دانشکده مهندسی کامپیوتر مدیریت تحصیلات تکمیلی

دفعات مشاهده: 132 بار   |   دفعات چاپ: 6 بار   |   دفعات ارسال به دیگران: 0 بار   |   0 نظر
سایر مطالب این بخش سایر مطالب این بخش نسخه قابل چاپ نسخه قابل چاپ ارسال به دوستان ارسال به دوستان

School of Computer Engineering
Persian site map - English site map - Created in 0.21 seconds with 52 queries by YEKTAWEB 3921